Openstaande stage:

Ontwikkeling en modelering van on-chip ESD bescherming voor geavanceerde IC toepassingen

 
Beschrijving:

Tijdens de stage voorzien we eerst een intensieve theoretische opleiding in on-chip ESD bescherming in al de belangrijke aspecten zoals strategie, layout en metingen.  Deze in-house training zal zo’n kleine week in beslag nemen.

Kort daarna wordt de stagiair opgenomen in het ingenieursteam en als dusdanig ingezet op de lopende research & development projecten binnen ons bedrijf. Bijgestaan door ervaren ESD ingenieurs leert hij zo op een zeer “hands-on” manier alle facetten kennen van het ontwerpen en ontwikkelen van geavanceerde ESD oplossingen voor de meest uiteenlopende processen en applicatie gaande van High Voltage technologieën voor LCD driver IC’s tot 45nm CMOS voor de SOC van morgen. Aan de hand van duidelijk omlijnde klantenspecificaties (maximale toegevoegde capaciteit, beperkte oppervlakte, ‘hot swappable’ toepassingen) bepaal je mee de meest optimale bescherming optie en werk je die in team uit. Bij het selecteren van de optimale oplossingen zal je gebruik maken van de SPICE simulator en meetresultaten op silicium samples. Om een diepere kennis te verkrijgen over de werking van verschillende schakelingen (diodes, MOS en bipolaire transistoren alsook thyristoren) stellen we ook onze gespecialiseerde apparatuur ter beschikking (labo te Aalter). Tenslotte kan je de oplossing implementeren in een effectieve layout en gebruik je de ‘DRC’ toepassing om je design te controleren.

 
Nodige voorkennis:

Halfgeleiderfysica, SPICE

Lengte:

6 weken

Betaald:

Nee 

Profiel:

Derde Proef Burgerlijk Ingenieur-Elektrotechniek  

Ingenieur-Natuurkunde

Algemene informatie:

De doelstelling van een ingenieursstage bij Sarnoff Europe is de student een zo accuraat mogelijk beeld te geven van hoe het is om bij ons te werken als ingenieur. Wij bieden daarom een zeer gevarieerde stage aan voor studenten die een voorliefde voor elektronica combineren met een interesse in fysica of omgekeerd. Bij ons krijg je de mogelijkheid om via een zeer hands-on aanpak kennis te maken met alle facetten van het ontwerpen en ontwikkeling van on-chip ESD bescherming voor geavanceerde IC applicaties gaande van High Voltage modules tot 45nm CMOS technologie voor de SOC van morgen.

Selectieprocedure:

Op basis van zijn/haar CV en motivatiebrief wordt de student uitgenodigd voor een gesprek in ons kantoor te Aalter waarbij we hen vragen een korte presentatie te geven over zichzelf en een technisch project waarbij zij de voorbije jaren nauw betrokken zijn geweest. Na deze enige selectieronde wordt de student op de hoogte gebracht of hij/zij gekozen werd voor een stage bij Sarnoff Europe.

Contactpersoon stages:

hr@sarnoffeurope.com

 

Meer informatie over Sarnoff Europe